Плохая новость для тех, кто хочет заполучить лучшие графические процессоры Nvidia, такие как A100 или H100: найти детали не станет легче, по крайней мере, до конца 2024 года, предупредила TSMC.
Проблема, похоже, не в том, что TSMC, которая производит не только графические процессоры для Nvidia, но и компоненты для AMD, Apple и многих других, не может производить достаточно чипов. Скорее, недостаток современных упаковочных мощностей, используемых для сшивания кремния, сдерживает производство, сообщил Nikkei Asia председатель TSMC Марк Лю.
По словам Лю, TSMC способна удовлетворить лишь около 80 процентов спроса на свою технологию упаковки «чип на пластине на подложке» (CoWoS). Это используется в некоторых из самых передовых чипов на рынке сегодня, особенно в тех, которые используют память с высокой пропускной способностью (HBM), которая идеально подходит для рабочих нагрузок искусственного интеллекта.
Лю ожидает, что это временное препятствие в производстве ускорителей машинного обучения и что дополнительные мощности CoWoS должны быть запущены в эксплуатацию в течение полутора лет. Между прочим, TSMC недавно объявила о планах расширить свои передовые упаковочные мощности на Тайване, открыв завод стоимостью 3 миллиарда долларов в научном парке Тунлуо в округе Мяоли.
До тех пор, пока TSMC не сможет обеспечить дополнительные мощности в сети, в центре этого дефицита будут Nvidia H100 и более ранние модели A100, на которых работают многие популярные модели генеративного искусственного интеллекта, такие как GPT-4. Однако дело не только в Nvidia. В предстоящих ускорителях AMD Instinct серии MI300, которые компания продемонстрировала на мероприятии Datacenter and AI в июне, широко используется технология упаковки CoWoS.
APU AMD MI300A в настоящее время тестируется у клиентов и планируется использовать в системе El Capitan Ливерморской национальной лаборатории Лоуренса, а графический процессор MI300X должен начать поступать в руки клиентов в третьем квартале.
Мы обратились к AMD за комментариями о том, может ли нехватка емкости корпуса CoWoS повлиять на доступность чипа, и сообщим вам, если получим что-нибудь в ответ.
Стоит отметить, что CoWoS от TSMC — не единственная технология упаковки. Samsungкоторая, по слухам, частично восполнит пробелы в производстве графических процессоров Nvidia, имеет I-Cube и H-Cube для 2,5D-упаковки и X-Cube для 3D-упаковки.
Тем временем Intel комплектует несколько чиплетов, используемых в ее графическом процессоре Ponte Vecchio. Max карты, но не полагается на технологию CoWoS для их объединения. Chipzilla разработала собственную передовую технологию упаковки, которая может работать с чипами разных заводов или технологических узлов. Он называется встроенным многокристальным межкомпонентным мостом (EMIB) для 2,5D-упаковки и Foveros для вертикальной установки микросхем друг на друга. ®
